SENSE AMPLIFIER CIRCUIT (11)

(43) 8.4.1987 62-76098 (A)


Appl. No. 60-217111 (22) 30.9.1985 (21)

(72) YUJI SHIMAMUNE TOSHIBA CORP (71)

(51) Int. Cl⁴. G11C17/00

To form a sense amplifier circuit having high operating margins generating circuit generating a comparison reference potential and providing by providing plural dummy cell circuits in parallel with a reference potential a write means for writing a required electrically on at least any of the dummy memory cells. PURPOSE:

connected to its gate to apply a required voltage to the dummy cell circuits la, 1b, The electric write means on the dummy memory cells QDI, QD2 is Two dummy memory cells QDI, QD2 are provided to a reference potential generating circuit E, a path transistor (TR) QND3 is connected in series with the dummy memory cell QDI and a path TR QND4 is connected in series with the other dummy memory cell QD2, and the two dummy cell circuits 1a, 1b constituted above are provided in parallel. A path TR QW2 is turned on by applying a high voltage Vpp to a control signal line DPGM constituted by the path TR QW2. CONSTITUTION:



⑫ 公 開 特 許 公 報 (A)

昭62-76098

Mint Cl.⁴ G 11 C 17/00 識別記号 309 庁内整理番号 6549 - 5B 43公開 昭和62年(1987)4月8日

審査請求 未請求 発明の数 1 (全8頁)

69発明の名称

センスアンプ回路

御特 昭60-217111

昭60(1985)9月30日 29出 願

島 宗 ⑫発 明 者

裕次

川崎市幸区小向東芝町1 株式会社東芝総合研究所内

株式会社東芝 の出 願 人

川崎市幸区堀川町72番地

保男 外1名 弁理士 三好 邳代 理 人

[0]

1. 発明の名称

センスアンプ回路

- 2. 特許請求の範囲
 - (1) メモリセルから読出される情報を検出する 第1の増幅回路と、

複数個並設されたダミーメモリセルと、 該ダミーメモリセルの少なくとも何れかに 電気的に所要信号を調込む調込手段と、

所変の前間ダミーメモリセルから読出され た信号を増幅する第2の増幅回路を備え、該 第2の贈輯回路から基準電位信号を出力する 基準電位発生回路と、

裁基単電位発生同路で発生する基準電位と 前記第1の増幅回路の出力電位とを比較して、 その差電圧に対応したセンスアンプ出力をす る比較回路とを有することを特徴とするセン スアンプ回路。

(2) 前記第1の増幅回路の制御用基準電位とし て、前記基準電位発生回路で発生する基準電 位を用いたことを特徴とする特許請求の範囲 第1項記載のセンスアンプ回路。

3. 発明の詳細な説明

[発明の技術分野]

この発明は、例えば電気的に書込可能な不揮発 性メモリ (ERROM, E² PROM) 等に使用 されるセンスアンプ回路に関する。

[発明の技術的背景とその問題点]

センスアンプ回路は、メモリからの低レベル信 母を検出して、これを増幅し、信号を全システム の電圧レベルまで増大させるのに使用される。

第 4 図は、このような従来のセンスアンプ四路 の一例を示している。

同図中プロックAは、ERROM (消去可能R OM)からなる本体メモリ、およびこの本体メモ リから読出された情報を検出する第1の増幅風路 AMP1で構成されている。本体メモリは、スタ ックド・ゲートMOSを用いたメモリセルQC1、 QC2…が行・列に複数個配列されている。BL 1~BLNはピット物、WL1、WL2…はワー

ドロ、QN3(なお符号QN・はNチャンネルMOSを意味し、後出するQP・はPチャンネルMOSを意味する)はパストランジスタである。QW1はスイッチトランジスタで、相込み時にDin信号線に駆動電圧Vppが加えられてオンに転じ、ピット線BL1…に所変電圧Vppを供給するためのものである。

また第1の増幅回路AMP1は、各メモリセルQC1、QC2…から読出される情報(ドレイン電流)を増幅し、読出されたメモリセルが"〇"であるかが1"であるかを検出するためのもので、3個のMOSトランジスタQN1、QN2、QP1で構成されている。なお上記の"〇"セルとは、出込みが行なわれていてしきい値電圧Vthが低い状態にあるメモリセルを指す。

上記3個のMOSトランジスタのうち、QP1のMOSトランジスタは、増幅用MOSトランジスタは、増幅用MOSトランジスタ(負荷抵抗)とし

N2のMOSトランジスタは低抗としてで発 で、プロックDは、比較用の基準電位Vrefを発 生する比較用基準電位発生回路で、前回のダミーセルのクラないがある。 ル("1"セル) QD3を備えたメモリ部とと関係 のグミーセル QD3から読み出された信号を超い して、基準電位 Vrefを発生させる増稲回路 AMP3は、 4 個のMOSトランジスク QP2、 QP3、 QN 4 個のMOSトランジスク QP2、 QP3、 QN 6、 QN7で構成されている。 MOSトラン 増稿 の QN6、 QN7のゲートには 配 記 第 1 の 増 の B M P 1 と同様に、 基準電位 設 たれている。 の B M P 1 と同様に、 基準電位 設 たれている。

比較用地準電位発生回路 C の出力電位 V r e f は、比較回路 B から出力されるセンスアンプ出力 V o u t が正常に、即ち" O " セル選択時にはしレベルに、" 1 " セル選択時には日レベルに出力されるようにするために、 V ° i n > V r e f > V ' i n を満定するように設定される必要がある。ここで V ° i n は、" O " セル選択時の第1の期

て機能する。またMOSトランジスクQN1、QN2のパートには、増端用のMOSトランジスタQN1が、"O"セル選択時には5極質動作をし、"1"セル選択時には、3極質動作をするように設定された基準電位Vbiaが、後述の基準電位設定回路Cから供給される。このように第1の増幅回路AMP1は、"O"セル選択時には増福率が大になるように設定されている。

プロックBは比較回路で、第1の増帰回路AMP1の出力電位、即ち選択されたメモリセルからの情報に対応した電位Vinと、後述の比較用基準電位発生回路Cからの基準電位Vrefとを比較し、差動的に動作してその差電圧に対応したセンスアンプ出力Voutを出力するためのものである。比較回路Bはカレントミラー形回路で構成されている。

プロックCは、基準電位Vbiaを設定する基準電位設定回路で、3個の通常のエンハンスメント形MOSトランジスタQBP、QBN1、QBN2で構成されている。このうちQBN1、QB

幅回路AMP1の出力電位、V'inは、"1" セル選択時の同出力電位で、V°in> V'in の関係にある。

このため、増幅用MOSトランジスタQN6の 負荷回路には、前記第1の増幅回路AMP1における負荷トランジスタQP1と同サイズの負荷トランジスタQP3に負荷トランジスタQP3に負荷トランカの場合の路の路がある。このような負荷の出力で位と、比較用基準電位発生回路Dで発生する基準電位Vrefとの間にアンバランスを生じさせ、前記の条件V゜in>Vref お足するように構成されている。

そしてピット線B L 1 ~ B L N およびワード級W L 1、W L 2 … を選択することにより、選択されたメモリセルが"O"セルである場合のそのメモリセルのドレイン電流 I ° セルである場合のそのメモリセルのドレイン電流 I ' c e l l を第1の増幅回路 A M P 1で

増縮検出し、同項構の路 A M P 1 から出力される出力電位 V ° i n または V ′ i n と、 類単電位 V r e f との発電圧を比較回路 B で比較し、 " 0 ″ セル選択時にはM O S トランジスタ Q N 4 をほぼ時 が が 感とさせて しレベルの、また "1" セル選択時には同トランジスタ Q N 4 をほぼ 非 導 通 状態とさせて 日レベルの センスアンプ出力 V o u tを出力させるようにしている。

しかしながら、このようなセンスアンプ回路にあっては、必要とさる基準電位VbiaおよびVrc「が自己整合的には生成されていないので、電源電圧Vccの変動、製造プロセスのゆらぎによる選子パラメータの変化、およびメモリセルな込条件の変動等に対して動作マージンが小さいという問題点があった。

これを登動増幅回路Bの各入力電圧V°in、 V'in、およびVrefの電源電圧Vcc依存 性を示す第5回を用いてさらに説明すると、電源 電圧Vcc<Vccmaxにおいては必要条件V°in>Vref>V'inが設足されているた

示した従来の回路においては基準電位 V b i a および V r c f の設定方法として、素子パラメータ、電源電圧 V c c 等に高く依存した回路設計を行なりざるを得ない事が原因となっている。

【発明の目的】

この発明は、上記事情に基づいてなされたもので電源電圧の変動、製造プロセスのゆらぎによる 希子特性の変化、およびメモリセル書込み条件の 変動等に対して高い動作マージンを持ったセンス アンプ間路を提供することを目的とする。

「た明の概要」

この発明は、上記目的を達成するために、比較用の基準電位を発生する基準電位発生的路に、 複数 動のグミーメモリセルを並設するとともに、 このグミーメモリセルの少なくとも何れかに電気的に所要信号を制込む出込手段を配設し、 前記複数 間のグミーメモリセルの同れかは " 0 " セルとし、本体メモリセルの議出し時にこれら複数 闘のグミーメモリセルを同時、または所要のものを選択して動作させること

めたが増幅回路日は正常に動作するが、VCC> Vccmaxにおいては同条件が満足されず、従 って差動増幅回路Bが誤動作してしまう事を示し ている。この恐動作の原因は(イ)VCC>VC cmaxにおいてはアンパランスを作るための増 幅回 B A M P 3 の 負 荷トランジスク Q P 3 の 素 子 サイズが適切でない、(ロ)電源電圧VCCがそ の設計値Vcc(設計)からずれると基準電位V biaの値が適切でなくなる、の2点であり、そ のいずれの原因も、基準電位Vbia、Vref の発生手段に問題がある事を示している。第5国 の例においては電源電圧Vccの変動に対するマ - シンについて述べたが、素子パラメータの変化 およびメモリセル書込み不足によっても同様に誤 動作が起こりうる事は明らかであり、例えば、比 較同路 B を本来は V C C = 5 V で動作すべく設計 したにもかかわらず、実デバイスでは製造プロセ スのゆらぎに足囚する素子パラメータの変動によ って設計通りのVcc=5Vでは動作しない、と いう邪悪が生するおそれが多い。これは第4図に

により、向己整合的な基準電位発生回路を実現させたものである。

[発明の効果]

[発明の実施例]

以下この発明の実施例を図而に基づいて説明す

る。 第 1 図は、 この発明の第 1 実施例示す図である。 なお第 1 図および後述の第 3 図において前記第 4 図におけるプロックまたは回路系子等と同一ないし均等のものは、 前記と同一符号を以って示し重複した説明を省略する。

まず構成を説明すると、この発明においては魅
理治位発生回路日が次のように構成されている。

接続されている。而して第2の増幅回路 AMP2の出力電位である基準電位 Vrefは、第1の増幅回路 AMP1の制御用基準電位としても用いられ、回路構成の簡繁化が図られている。

また基準電位発生回路Eを構成する各案子QD1、QD2、QND1、QND2、QND3、およびQPD1は、本体メモリおよび第1の増幅回路AMP1の各案子QC1、QN1、QN2、QN3、およびQP1に対して次のようなサイズ関係に形成されている。

即ちおのおの対応する素子同士、例えばQC1 対QD1あるいはQD2は、それぞれ等しいチャンネルを長を持ち、チャンネル幅においてはQP D1、QND1、QND2はそれぞれQP1、Q N1、QN2のy倍、QND3、QD1はそれぞれQP1、Q れQN3、QC1の×倍、QND4、QD2はそれぞれQN3、QC1の(y-x)倍となるメニーに設定されている。ただし上記×、yはy>を は設定する正の実数である。このようにして発動増 幅回路Bに対する入力電位Vin発生例と基準電 D 2 の何れか、または両者が選択される。

パストランジスクQw2は、そのゲートに接続されたコントロール信号線DPGMに商電圧VPDが印加されることによりオンに転じてダミーセル回路1a、1bに所要電圧を供給するもので、このパストランジスタQw2により、ダミーメモリセルQD1、QD2に対する電気的な担込手段が構成される。

2 個のダミーセル回路 1 a、 1 b の共通出力線は、第 2 の増幅回路 A M P 2 は、ダミーメモリセル Q D 1、 Q D 2 からの読出し信号を増幅し、この統出し信号に基づいた基準電位信号 V r e f を出力するもので、3 個のM O S トランジスタ Q N D 1、Q N D 2、 および Q P D 1 により、前記第 1 の暗幅回路 A M P 1 と対称的に構成されている。

第2の増幅回路AMP2の出力端子2は、差動 増幅回路Bの基件電位Vrcf人力端子に接続されるとともに、第1の増幅回路AMP1におけるMOSトランジスタQN1、QN2のゲートにも

位Vref発生側との間には、素子サイズの面においても対応性が有せしめられて、電源電圧の変動等、特性上の変動による動作マージンの低下を防止する対策が講じられている。

第 1 表

	木 休セル	ダミーセル	本体セル
	選込み	四込み	読出し
Din	Vpp	gnd	gnd
DPGM	gnd	Q q V	gnd
Se1	Vpp	gnd	Vcc
:	:	: .	:
SeN	gnd	gnd	gnā
W L 1	Vpp	gnd	Vcc
WL2	gnd	gnd	gnd
:	:	:	;
	:	:	:
S d 1	gnd	gnd	Vcc
S d 2	gnd	Q Q V	Vcc

次に上記第1天を参照して作用を説明する。第 1表は動作モード別の各コントロール信号線に印加する信号の電位を表わしている。ここで同表中の本体セルはQC1のメモリセルが選ばれて、これに対して書込みと読出しが行なわれるものとし、 ダミーセルはQD2のものが選ばれてこれに再込みが行なわれるものとする。また同表中、記号自 ののはアースレベルの電位を表わす。

ます 2 網の ダミーメモリ じルの うち、第 1 表に 示す ように Q D 2 が " O " セルに 選ばれる もの と する。 パストランジスク Q W 2 の コントロール 信 号線 D P G M と、 ダミーメモリ ヒル Q D 2 の コントロール 信号線 S d 2 とを、 それぞれ 高電位 V P P に 選択 すると、 グミーメモリ ヒル Q D 2 に 再込み が行なわれて " O " セルとされる。 以後 グミーメモリセル Q D 1 は " O " セルに、 他の グミーメモリセル Q D 1 は " 1" セルに 保持される。

次いで、例えば予め貫込みが行われて"〇"セルとされている本体メモリセルQC1の情報を読出すものとする。メモリ本体側において、ワード

されたときは、第1の増幅回路AMP1は3便管動作をして、第1の増幅回路AMP1からは出力電位V「in(<V・in)が出力される。この出力電位V「inは、基準電位V」efに対し、V」cfラV「inの関係に設定され、この両入力電位V「in、V」cfが比較回路Bで比較されて、当該比較回路BからHレベルのセンスアンプ出力Voutが出力される。

而して、上記のように基準電位発生回路日朝において、"〇"セルと"1"セルの両ダミーメモリセル〇D1、〇D2を同時に読出し、この組合わせ最出し個号に基づいて基準電位Vrefを発生させることにより、いかなる電源電圧Vccおよび素子パラメークのもとにおいても、第2図に示りようにV゜inァVref>Vrinの必要条件が満たされて、比較回路日の誤動作が的確に防止される。

次に第3国には、この発明の第2実施例を示す。 この実施例は、第1増幅回路AMP1の出力トランジスクQP1に、新たにピチャンネル形の2回 線 W し 1 およびコンドロール信号線 S e 1 をそれ ぞれ V C C 電位に選択すると、メモリセル Q C 1 から 1 ° C C & & のドレイン電流が設出され、これが第 1 の増幅回路 A M P 1 の 5 極管動作により 増幅検出されて、第 1 の増幅回路 A M P 1 から出 力流位 V ° ⅰ n が出力される。

・・方、 基準電圧発生例路 E 側においては、コントロール信号線 S d 1、 S d 2 がともに V c c のの 商電位に選択され、" O " セルの ダミーメモリ セル Q D 1 とが 同時に読出される。 而して グラーメモリセル D で が は 出される。 で O " セルの ダミーメモリセル D で が は 出される。 で O " セルの ダミーメ で で が は 出される。 で 位 発生 回路 E から出力 される 基準 電位 V c c で 位 発生 回路 E から出力 される 基準 電 に ひ c で れ、 この 両 入力 電位 V c i に を で B で 比 校 されて、 当 該 比 校 回路 B からし レスアンブ出力 V c u t が出力される。 の ヒンスアンブ出力 V c u t が出力 される。

上記と逆に"1"セルの本体メモリセルが選択

のMOSトランジスタQPVおよびQPV′を頑別にしたものを、並列接続して、ダミーメモリセル、例えばQD2に周込みがなされたかどうかを簡便に確認できるようにしたものである。

第2天(次頁)を参照して動作を説明すると、 通常の本体メモリからのメモリ読出し動作時にはMOSトランジスタQPV′のコントロール信号 類DVを用レベルに設定して、両MOSトランジスクQPV、QPV′をオフ状態としておく。このときの回路構成状態は、前記第1図と同一状態となる。

ダミーメモリセル、例えばQD2にお込みがなされているか否かを確認するとさは、コントロール借号線 DVをレレベルに設定し、両MOSトランジスクQPV、QPV′をオン状態とする。この結果第1の増幅回路AMP1は、Q荷トランジスタQPVがQ荷トランジスタとして並列接続され、食荷抵抗が減少して増幅度が低下する。

このとき本体メモリは、"1"セルのメモリセ

特開昭62-76098 (6)

.ルを選択する。したがって第1の増幅回路 A M.P 1からは V ! i n よりもさら低電位の V ! i n ' が出力される。

第 2 表

	ダミーセル	ダミーセル	本体セル
	出込み	用込饰器	読出し
Din	gnd	gnd	gnd
DPGM	Vpp	gnd	gnd
S c 1	gnd	Vcc	Vcc
:	:	. :	:
SeN	gnd	gnd	gnd
WL1	gnd	Vcc	Vcc
WL2	gnd	gnd	gnd
;	:	:	:
	:	:	:
Sd1	gnd	Vсс	Vcc
S d 2	qqV	Vcc	Vcc
DV .	Vcc	gnd	Vcc

モリ側のセルは、何れのメモリセルでも選択する ことができる。

この実施例によれば、上記のように、グミーメ モリセルに正しく用込みがなされているか否かを 容易に確認することができる。

なお、上述の第1および第2の実施例において、グミーメモリセルQD2の上面をアルミニューム
等でカバーすれば、このダミーメモリセルQD2をuncrasable EPROM(消去不可能なEPROM)セルとすることができる。このようにおうになりなができる。このは初報にようにないない。ないでは、カリセルのはないでは、カリセルののはないでは、カリセルののはないでは、カリセルののはないでは、カリセルののはないでは、カーロのみで行なが変が無く、カーに行うまができる。

4. 図面の簡単な説の

一方、基準電位発生回路E側においては、コントロール信号線Sdl、SdlをともにVCCの高電位に設定して、両ダミーメモリセルQDl、QDl、QDlを同時に設出し状態とし、第2の増幅回路人MP2から基準電位VFefが出力されるように設定する。この基準電位VFefは、ダミーメモリセルQD2に正しく書込みがなされていれば、モしい所要の基準電位レベルになっている等である。

したがってこの基準電位VFefと、第1の増幅回路AMP1の前記の出力電位V!in′との関係は、Vref>V!in′の状態が、間違いなく実現する客である。このため比較回路Bから日レベルの出力がされれば、両入力電位は、Vref>V!in′の関係となっていて、ダミーメモリセルQD2には、正しく選込みがなされていると確認される。

上記のダミーメモリセルの舞込確認動作は、木体メモリの初期状態、即ちメモリセルQC1、QC2…が全て"1"セルの時に行なえば、木体メ

第1図はこの発明に係るセンスアンプ回路の第 1実施例を示す回路図、第2図は同上第1実施例における比較回路への各入力電位の電源電圧依存性を示す特性図、第3図はこの発明の第2実施例を示す回路図、第4図は従来のセンスアンプ回路を示す回路図、第5図は同上従来例における比較回路への各入力電位の電源電圧依存性を示す特性

AMP1:第1の増幅回路、

AMP2:第2の均幅回路、

B:比较回路、


E: 基準電位発生回路、

QC1、QC2: メモリセル、


Q D 1 . Q D 2 : ダミーメモリセル、

代理人并理士 三 好 保 男 世 | | |

特開昭62-76098 (7)




室 | 図




第 2 図

炼 5 図



第3器



第 4 図